Polarizzazione dei JFET con stabilizzazione del guadagno

La tecnica di “polarizzazione mista” è molto utile in ambito audio perché permette di ottenere amplificatori a JFET dalle prestazioni riproducibili.

Le tolleranze costruttive legate ai processi di fabbricazione dei JFET determinano una notevole dispersione dei parametri elettrici che caratterizzano ciascun modello. Ad esempio, un transistore J201 può presentare una tensione di pinch-off, \(V_P\), compresa tra −1,5 e −0,3 V e una corrente di saturazione del drain, \(I_{DSS}\), compresa tra 0,2 e 1 mA. Questi intervalli corrispondono ad una variazione del ±67% rispetto al valor medio! Ricorrendo alle comuni tecniche di polarizzazione si rischia di progettare amplificatori eccessivamente sensibili alle caratteristiche del JFET impiegato, ottenendo circuiti dalle prestazioni non riproducibili pur usando gli stessi componenti. Questo costituisce spesso un problema nei circuiti audio perché può compromettere l’uguaglianza dei canali negli amplificatori audio stereofonici. In quest’articolo è illustrato un metodo che, impiegando una combinazione di varie tecniche, permette di definire con maggior accuratezza la polarizzazione del JFET ed è pertanto indicato per la progettazione di amplificatori audio.

Progetto di un amplificatore a JFET con polarizzazione mista

Lo scopo di questa tecnica è quello di fissare la corrente di drain, \(I_D\), indipendentemente dal transistore montato nel circuito, così da ottenere la stessa amplificazione. Questo si ottiene combinando la tecnica di polarizzazione automatica, largamente impiegata negli amplificatori a source comune, con la tecnica di polarizzazione a corrente costante, usata tipicamente negli amplificatori differenziali. Questa tecnica è pertanto detta polarizzazione mista. Lo schema che si ottiene è illustrato in fig. 1, e richiede due alimentazioni distinte: \(V_{DD}\) per fornire la corrente di drain e \(V_{GG}\) per fissare la tensione di gate.

jfetb0205141529
Fig. 1 – Polarizzazione mista del JFET

Dal momento che il JFET non assorbe corrente dal gate, l’unico scopo di \(R_G\) è quello di definire l’impedenza d’ingresso del circuito, che può essere all’ordine dei megaohm. In pratica, è conveniente ottenere la tensione di gate da \(V_{DD}\), evitando così la necessità di una doppia alimentazione. Questo può essere facilmente ottenuto impiegando un partitore di tensione, come illustrato in fig. 2.

jfetb0205141536
Fig. 2 – Tensione sul gate ottenuta tramite un partitore

Nell’articolo che segue si supporrà di dover realizzare un amplificatore che, alimentato con una tensione \(V_{DD}\) = 24 V, fornisca un’amplificazione di −10 usando il JFET a canale N per scopi generali J201 caratterizzato dai seguenti parametri:

Parametro Min Max
VGS(off) -0,3 V -1,5 V
IDSS 0,2 mA 1 mA

I JFET con \(I_{DSS}\) maggiore hanno tipicamente la \(V_{GS\mathrm{(off)}}\) più negativa. Usando il modello quadratico: \[I_D=I_{DSS}\left (1-\frac{V_{GS}}{V_{GS\mathrm{(off)}}}\right )^2 \label{eq:1}\] e usando i parametri riportati in tabella, è possibile ricavare le due caratteristiche di trasferimento estreme per il modello J201, che sono rappresentate dalle equazioni: \[I_{D(A)}=0,2\,\mathrm{mA}\times \left (1-\frac{V_{GS(A)}}{-0,3\,\mathrm{V}}\right )^2\] \[I_{D(B)}=1\,\mathrm{mA}\times \left (1-\frac{V_{GS(B)}}{-1,5\,\mathrm{V}}\right )^2\]

Queste equazioni descrivono i due JFET estremi “A” e “B”. Qualsiasi transistore J201 sarà quindi compreso tra le due curve del grafico seguente.

jfetb3004142231
Fig. 3 – Caratteristiche di trasferimento per il JFET J201

Il progetto inizia scegliendo la corrente di drain a riposo per il transistore A, per poi fare in modo che il transistore B funzioni con una corrente simile.

La minima \(I_{DSS}\) per il transistore J201 è \(I_{DSS(A)}\) = 0,2 mA, per cui è necessario segliere una corrente di drain a riposo, \(I_D\), necessariamente inferiore. La sua scelta dipende essenzialmente da alcune considerazioni pratiche. Ad esempio, se si sceglie un valore a metà (0,1 mA) si massimizza l’escursione della tensione d’uscita (infatti la corrente di drain può così scendere fino a 0 mA e salire fino a 0,2 mA). Diversamente, scegliendo una corrente minore (ad es. 0,05 mA) è possibile ottenere guadagni più elevati, mentre scegliendo una corrente maggiore (ad es. 0,15 mA) si riduce l’impedenza d’uscita del circuito.

In questo caso si sceglie, per il transistore A, \(I_{D(A)}=0,6\times I_{DSS(A)}\), ovvero \(I_{D(A)}\) = 0,12 mA, che è generalmente un buon compromesso anche tenendo conto delle variazioni di temperatura. Si ottiene quindi la corrispondente \(V_{GS}\), che può essere esplicitata dalla \eqref{eq:1}: \[V_{GS}=-V_{GS\mathrm{(off)}}\left (\sqrt{\frac{I_{D}}{I_{DSS}}}-1\right )\] e che, per il transistore A, da: \[V_{GS(A)}=-(-0,3\,\mathrm{V})\left (\sqrt{\frac{0,12\,\mathrm{mA}}{0,2\,\mathrm{mA}}}-1 \right )=-67,6\,\mathrm{mV}\]

Ora che sono state determinate le coordinate del punto di lavoro \(Q_A\), si procede col calcolo per il transistore B. Si decide quindi quale variabilità di \(I_D\) si è disposti ad accettare tra i due transistori: una minima variabilità assicura una maggior stabilizzazione dell’amplificazione, ma richiede d’altro canto un’eccessiva caduta di tensione su \(R_S\). In questo caso si può porre \(I_{D(B)}\) = 0,16 mA, da cui si ottiene \(V_{GS(B)}\): \[V_{GS(B)}=-(-1,5\,\mathrm{V})\left (\sqrt{\frac{0,16\,\mathrm{mA}}{1\,\mathrm{mA}}}-1 \right )=-900\,\mathrm{mV}\]

 Ora che sono noti i punti di lavoro di entrambi i transistori estremi è possibile tracciare la retta di carico illustrata in fig. 4.

Fig. 4 - Rappresentazione grafica della retta di carico
Fig. 4 – Rappresentazione grafica della retta di carico

In questo modo si ha una corrente di drain media di 0,14 mA, con una variabilità del ±14,3%. La pendenza della retta di carico rappresenta la resistenza \(R_S\), che può essere facilmente ricavata in via analitica: \[R_S=-\frac{V_{GS(B)}-V_{GS(A)}}{I_{D(B)}-I_{D(A)}}  =-\frac{-900\,\mathrm{mV}-(-67,6\,\mathrm{mV})}{160\,\mathrm{mA}-120\,\mathrm{mA}}=20,8\,\mathrm{k\Omega}\]

L’intersezione della retta di carico con l’asse delle ascisse coincide con la tensione \(V_{GG}\), che può essere determinata analiticamente (da uno qualsiasi dei due transistori estremi): \[V_{GG}=R_SI_{D(A)}+V_{GS(A)}=20,8\,\mathrm{k\Omega}\times0,12\,\mathrm{mA}+(-67,6\,\mathrm{mV})=2,43\,\mathrm{V}\]

Questa tensione può essere facilmente ottenuta da \(V_{DD}\) mediante il partitore sul gate illustrato in fig. 2. Ponendo, ad esempio, \(R_{G1}\) = 1 MΩ, dalla formula del partitore si ricava: \[R_{G2}=\mathrm{1\,M\Omega\times \frac{2,43\,\mathrm{V}/24\,\mathrm{V}}{1-2,43\,\mathrm{V}/24\,\mathrm{V}}=113\,k\Omega}\]

Si procede quindi al calcolo di \(R_D\). Al fine di massimizzare la dimanica, si può decidere di posizionare la tensione di drain a riposo ad un valore pari alla metà dell’escursione disponibile. In questo caso, poiché la tensione d’alimentazione del circuito è di 24 V e la caduta di tensione su \(R_S\) (alla corrente di drain media di 0,14 mA) è di circa \(\mathrm{0,14\,mA\times20,8\,k\Omega=2,91\,V}\), restano circa 21,1 V. Si può quindi decidere di far cadere su \(R_D\) circa 10 V: \[R_D=\mathrm{\frac{10\,V}{0,14\,mA}=71,4\,k\Omega}\]

A questo punto, è possibile definire l’amplificazione del circuito. La transconduttanza, \(g_m\), di un JFET può essere espressa come: \[g_m=-\frac{2\sqrt{I_{DSS}}}{V_{GS\mathrm{(off)}}}\sqrt{I_D}\] che, per i due transistori estremi, da: \[g_{m(A)}=\mathrm{-\frac{2\sqrt{0,2\,mA}}{-0,3\,V}\sqrt{0,12\,mA}=1,03\,mS}\] \[g_{m(B)}=\mathrm{-\frac{2\sqrt{1\,mA}}{-1,5\,V}\sqrt{0,16\,mA}=0,533\,mS}\] ovvero una transconduttanza media di 0,783 mS. L’amplificazione di segnale dell’amplificatore a source comune è espressa da: \[A_{v}=-\frac{g_mR_D}{1+g_mR_{S}}\] che, coi componenti dimensionati precedentemente, vale circa −3,23. Per ottenere l’amplificazione desiderata di −10 senza alterare la polarizzazione in continua è sufficiente escludere una parte di \(R_S\) nei confronti dei segnali alternati. Questo può essere ottenuto suddividendo \(R_S\) due parti, \(R_{S1}\) e \(R_{S2}\), e collegando un condensatore di bypass, \(C_S\), in paralleo a quest’ultima. Il risultato è illustrato in fig. 5.

jfetb0205141539
Fig. 5 – Resistenza di source parzialmente bypassata da un condensatore

In questo modo la corrente di drain è stabilizzata in regime statico da \(R_{S1}+R_{S2}\), mentre l’amplificazione è determinata in regime dinamico da \(R_{S1}\) e vale ora: \[A’_{v}=-\frac{g_mR_D}{1+g_mR_{S1}} \label{eq:15} \]

Supponendo che si abbia, al limite, \(R_{S1}=0\) e \(R_{S2}=R_S\), dalla \eqref{eq:15} ci si assicura che la massima amplificazione ottenibile dal circuito sia sufficientemente superiore a quella desiderata di −10: \[A_{v(A)}=\mathrm{-(1,03\,mS\times71,4\,k\Omega)=-73,7}\] \[A_{v(B)}=\mathrm{-(0,533\,mS\times71,4\,k\Omega)=-38,1}\]

Verificata questa condizione, dalla \eqref{eq:15} si può ora esplicitare \(R_{S1}\), che vale: \[R_{S1}=-\frac{g_mR_D+A’_v}{g_m A’_v}=\mathrm{-\frac{0,783\,mS\times71,4\,k\Omega+(-10)}{0,783\,mS\times(-10)}=5,87\,k\Omega}\]

Per cui, \(R_{S2}\) vale: \[R_{S2}=R_S-R_{S1}=\mathrm{20,8\,k\Omega-5,87\,k\Omega=14,9\,k\Omega}\]

Considerando infine una frequenza di taglio inferiore di 20 Hz, \(C_S\) dovrà essere da: \[C_S\approx\frac{1}{2\pi f_L(R_{S1}\parallel R_{S2})}=\mathrm{\frac{1}{2\pi\times20\,Hz\times(5,87\,k\Omega\parallel 14,9\,k\Omega)}=1,89\,\mu F}\]

Infine, segnali d’ingresso e d’uscita devono essere accoppiati in alternata impiegando dei condensatori (non mostrati negli schemi per semplicità) per non alterare la polarizzazione in continua. Inserendo \(g_{m(A)}\) e \(g_{m(B)}\) nell’eq. \eqref{eq:15} è possibile dimostrare che nei due casi estremi l’amplificazione varia del ±6,2%, che corrispondono a circa ±0,5 dB.

Foto del profilo di bsproj

Autore: bsproj

Amante della musica, appassionato di progettazione elettronica.

3 pensieri riguardo “Polarizzazione dei JFET con stabilizzazione del guadagno”

Lascia un commento

Il tuo indirizzo email non sarà pubblicato. I campi obbligatori sono contrassegnati *